SEMICONDUCTOR DIE SEPARATION METHOD

According to the invention, die shift is reduced or substantially eliminated, by cutting the wafer in two stages. In some embodiments a first wafer cutting procedure is carried out prior to thinning the wafer to the prescribed die thickness; and in other embodiments the wafer is thinned to the prescribed die thickness prior to carrying out a first wafer cutting procedure. The first wafer cutting procedure includes cutting along a first set of streets to a depth greater than the prescribed die thickness and optionally along a second set of streets to a depth less than the die thickness. The result of the first cutting procedure is an array of strips or blocks of die, each including a plurality of connected die, that are less subject to shift than are individual singulated die. In a second wafer cutting procedure the die are singulated by cutting through along the second set of streets. Subsequent to the first cutting procedure, and prior to the second cutting procedure, additional die preparation procedures that are sensitive to die shift may be carried out. Selon l'invention, on réduit ou on élimine sensiblement un décalage de puce en découpant la tranche sur deux étapes. Selon certaines variantes, une première procédure de découpe de tranche est lancée avant l'amincissement de la tranche à l'épaisseur prescrite; et selon d'autres variantes, la tranche est amincie à cette épaisseur avant le lancement de cette première procédure, laquelle consiste en une découpe le long d'une première série d'avenues à une profondeur qui excède ladite épaisseur et éventuellement le long d'une seconde série d'avenues à une profondeur inférieure à cette épaisseur. Ladite procédure débouche sur un réseau de bandes ou blocs de puces, comprenant individuellement plusieurs puces reliées, moins sujettes au décalage qu'une puce isolée unique. Selon une seconde procédure de découpe, on sépare les puces en découpant le long de la seconde série d'avenues. Après la première procédure et avant la première, il est possible de lancer des procédures additionnelles de préparation de puce sensibles à un décalage de puce.