METHOD AND SYSTEM FOR GENERATING AND DELIVERING INTER-PROCESSOR INTERRUPTS IN A MULTI-CORE PROCESSOR AND IN CERTAIN SHARED-MEMORY MULTI-PROCESSOR SYSTEMS
Certain embodiments of the present invention are directed to providing efficient and easily-applied mechanisms for inter-core and inter-processor communications and inter-core and inter-processor signaling within multi-core microprocessors and certain multi-processor systems. In one embodiment of th...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Certain embodiments of the present invention are directed to providing efficient and easily-applied mechanisms for inter-core and inter-processor communications and inter-core and inter-processor signaling within multi-core microprocessors and certain multi-processor systems. In one embodiment of the present invention, local advanced programmable interrupt controllers within, or associated with, cores of a multi-core microprocessor and/or processors of a multi-processor system are enhanced so that the local advanced programmable interrupt controllers can be configured to automatically generate inter-core and inter-processor interrupts when WRITE operations are directed to particular regions of shared memory.
Certains modes de réalisation de la présente invention concernent la fourniture de mécanismes efficaces et facilement appliqués pour des communications inter-noyau et inter-processeur et une signalisation inter-noyau et inter-processeur dans des microprocesseurs à noyaux multiples et certains systèmes à processeurs multiples. Dans un mode de réalisation de la présente invention, les contrôleurs d'interruptions programmables évolués locaux dans les noyaux d'un microprocesseur à noyaux multiples et/ou les processeurs d'un système à processeurs multiples sont améliorés de sorte que les contrôleurs d'interruptions programmables avancés locaux puissent être configurés pour générer automatiquement des interruptions inter-noyau et inter-processeur lorsque des opérations d'écriture concernent des régions particulières de la mémoire partagée. |
---|