AN INTEGRATED CIRCUIT AND A MISALIGNMENT DETERMINATION SYSTEM FOR CHARACTERIZING THE SAME

A method comprising forming a first integrated circuit component (102) and a first misalignment test structure (104) on and/or in a first surface portion (106) of a substrate (108) using a first mask (110), forming a second integrated circuit component (112) and a second misalignment test structure (114) on and/or in a second surface portion (116) of the substrate (108) using a second mask (118), wherein the first misalignment test structure (104) and the second misalignment test structure (114) are formed to overlap one another, and determining potential misalignment between the first integrated circuit component (102) and the second integrated circuit component (112) based on an evaluation of an electric measurement indicative of a potential misalignment between the first misalignment test structure (104) and the second misalignment test structure (114). L'invention porte sur un procédé comprenant la formation d'un premier composant de circuit intégré (102) et d'une première structure de test de désalignement (104) sur et/ou dans une première partie de surface (106) d'un substrat (108) à l'aide d'un premier masque (110), la formation d'un second composant de circuit intégré (112) et d'une seconde structure de test de désalignement (114) sur et/ou dans une seconde partie de surface (116) du substrat (108) à l'aide d'un second masque (118), la première structure de test de désalignement (104) et la seconde structure de test de désalignement (114) étant formées pour se chevaucher l'une l'autre, et la détermination d'un désalignement potentiel entre le premier composant de circuit intégré (102) et le second composant de circuit intégré (112) sur la base d'une évaluation d'une mesure électrique indicative d'un désalignement potentiel entre la première structure de test de désalignement (104) et la seconde structure de test de désalignement (114).