SYSTEMS AND METHODS FOR MULTI-LANE COMMUNICATION BUSSES

Multi-lane PCI express busses devices, methods and systems are implemented in various fashions. According to one such implementation, a method is used for synchronizing data transfers between IC dies of a plurality of integrated-circuits (IC) dies. In a first IC die, a synchronizing signal is received and latched in a first clock domain and in the first IC die to produce a first latched output signal. The latched output signal is provided for use by each of the plurality of IC dies. In each of the plurality of IC dies, the first latched output signal is latched in the first clock domain to produce a second latched output signal. The second latched output signal is latched in a second clock domain to produce a third latched output signal. The third latched output signal is used to synchronize a respective communication lane. Les dispositifs, procédés et systèmes destinés aux bus PCI express à plusieurs voies sont mis en oevre de différentes manières. Selon l'une d'entre elles, un procédé permet de synchroniser les transferts de données entre les dés de circuits intégrés (CI) d'une pluralité de dés de CI. Dans un premier dé de CI, un signal de synchronisation est reçu et verrouillé dans un premier domaine d'horloge et dans le premier dé de CI pour créer un premier signal de sortie verrouillé. Le signal de sortie verrouillé est destiné à être utilisé par chaque dé de CI de la pluralité de dés de CI. Dans chacun d'entre eux, le premier signal de sortie verrouillé est verrouillé dans le premier domaine d'horloge pour créer un deuxième signal de sortie verrouillé. Le deuxième signal de sortie verrouillé est verrouillé dans un second domaine d'horloge afin de créer un troisième signal de sortie verrouillé. Ce troisième signal de sortie verrouillé sert à synchroniser une voie de communication correspondante.