EMBEDDED STRUCTURE FOR PASSIVATION INTEGRITY TESTING

The present invention relates to a method and system for testing integrity of a passivation layer (108) covering a semiconductor device. A structured layer of electrically conducting material (104) is deposited onto at least a portion of a top surface of a substrate (102) of the semiconductor device. The structured layer (104) comprises a plurality of bands (104.1, 104.2) connected to at least two contacts (106.1, 106.2) and disposed on the at least a portion of the top surface such that one of consecutive bands (104.1, 104.2) and consecutive portions of the bands (104.1, 104.2) are connected to different contacts (106.1, 106.2). A passivation layer (108) is deposited onto the at least a portion of the top surface of the substrate (102) and the structured layer (104) such that material of the passivation layer(108) is disposed between the bands of conducting material (104.1, 104.2) and on top of the structured layer (104). Electrically conducting material is then deposited onto the passivation layer (108) and a resistance is measured between the at least two contacts (106.1, 106.2). An indication with respect to integrity of the passivation layer (108) is determined in dependence upon the measured resistance. La présente invention concerne un procédé et un système destinés à tester l'intégrité d'une couche (108) de passivation recouvrant un dispositif à semiconducteur. Une couche texturée de matériau électriquement conducteur (104) est déposée sur au moins une partie de la surface supérieure d'un substrat (102) du dispositif à semiconducteur. La couche texturée (104) comporte une pluralité de bandes (104.1, 104.2) reliées à au moins deux contacts (106.1, 106.2) et disposées sur la ou les parties de la surface supérieure de telle sorte que des bandes (104.1, 104.2) consécutives ou des parties consécutives des bandes (104.1, 104.2) soient reliées à des contacts (106.1, 106.2) différents. Une couche (108) de passivation est déposée sur la ou les parties de la surface supérieure du substrat (102) et la couche texturée (104) de telle sorte que du matériau de la couche (108) de passivation soit disposé entre les bandes de matériau conducteur (104.1, 104.2) et par-dessus la couche texturée (104). Un matériau électriquement conducteur est alors déposé sur la couche (108) de passivation et on mesure une résistance entre lesdits au moins deux contacts (106.1, 106.2). Une indication relative à l'intégrité de la couche (108) de passivation est déterminée en fonction d