CONTENTION MANAGEMENT FOR A HARDWARE TRANSACTIONAL MEMORY

A hardware transactional memory 12, 14, 16, 18, 20 is provided within a multiprocessor 4, 6, 8, 10 system with coherency control and hardware transaction memory control circuitry 22 that serves to at least partially manage the scheduling of processing transactions in dependence upon conflict data 26, 28, 30. The conflict data characterises previously encountered conflicts between processing transactions. The scheduling is performed such that a candidate processing transaction will not be scheduled if the conflict data indicates that one of the already running processing transactions has previously conflicted with the candidate processing transaction. Une mémoire transactionnelle matérielle 12, 14, 16, 18, 20 est ménagée dans un système multiprocesseur 4, 6, 8, 10 ayant des circuits de contrôle de cohérence et de contrôle de mémoire transactionnelle matérielle 22 qui servent à gérer au moins partiellement l'ordonnancement de transactions de traitement en fonction de données de conflits 26, 28, 30. Les données de conflits caractérisent des conflits précédemment observés entre des transactions de traitement. L'ordonnancement est réalisé de telle façon qu'une transaction de traitement candidate ne sera pas ordonnancée si les données de conflits indiquent qu'une des transactions de traitement déjà en cours d'exécution a précédemment été en conflit avec la transaction de traitement candidate.