AN ASIP ARCHITECTURE FOR DECODING AT LEAST TWO DECODING METHODS

The present invention provides a system for execution of a decoding method, the system being capable of executing at least two data decoding methods which are different in underlying coding principle, whereby at least one of said data decoding methods requires data shuffling operations on said data. A system according to embodiments of the present invention comprises: - at least one application specific processor having an instruction set comprising arithmetic operators excluding multiplication, division and power, the processor being selected for execution of approximations of each of said at least two data decoding methods, - at least a first memory unit, e.g. background memory, for storing data, - a transfer means for transferring data from the first memory unit towards said at least one programmable processor, said transfer means including a data shuffler, and - a controller for controlling the data shuffler independent from the processor. L'invention concerne un système permettant d'exécuter un procédé de décodage. Ce système peut exécuter au moins deux procédés de décodage de données qui diffèrent de par leur principe de codage sous-jacent. Au moins l'un de ces procédés de décodage nécessite d'effectuer des opérations de réorganisation de données sur lesdites données. Selon des modes de réalisation de l'invention, ce système comprend : au moins un processeur spécifique à une application, présentant un ensemble d'instructions comprenant des opérateurs arithmétiques excluant les opérateurs de multiplication, de division et de puissance, ce processeur étant sélectionné pour exécuter des approximations de chaque procédé de décodage susmentionné; au moins une première unité de mémoire, par exemple une mémoire d'arrière-plan, permettant de stocker des données; un moyen de transfert permettant de transférer des données de la première unité de mémoire à au moins un processeur programmable, ce moyen de transfert comprenant un dispositif de réorganisation de données; et un contrôleur permettant de contrôler la réorganisation des données indépendamment du processeur.