METHOD TO FABRICATE FULLY SILICIDED N-POLYSILICON AND P-POLYSILICON IN A CMOS PROCESS FLOW

An improved method of forming a fully suicided (FUSI) gate in both NMOS and PMOS transistors of the same MOS device is disclosed. In one example, the method comprises forming a first suicide in at least a top portion of a gate electrode of the PMOS devices and not over the NMOS devices. The method f...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: JOHNSON, FRANK, S, MEHRAD, FREIDOON
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An improved method of forming a fully suicided (FUSI) gate in both NMOS and PMOS transistors of the same MOS device is disclosed. In one example, the method comprises forming a first suicide in at least a top portion of a gate electrode of the PMOS devices and not over the NMOS devices. The method further comprises concurrently forming a second silucide in at least a top portion of a gate electrode of both the NMOS and PMOS devices, and forming a FUSI gate suicide of the gate electrodes. In one embodiment, the thickness of the second suicide is greater than the first suicide by an amount which compensates for a difference in the rates of suicide formation between the NMOS and PMOS devices. L'invention porte sur un procédé amélioré qui permet de former une grille totalement siliciurée (FUSI) à la fois dans les transistors NMOS et dans les transistors PMOS d'un même dispositif MOS. Dans un exemple, le procédé consiste : à former un premier siliciure dans au moins une partie supérieure d'une électrode de grille des dispositifs PMOS, mais non sur les dispositifs NMOS; à former simultanément un second siliciure dans au moins une partie supérieure d'une électrode de grille des dispositifs NMOS et des dispositifs PMOS; et à former le siliciure de grille FUSI des électrodes de grille. Dans un mode de réalisation, l'épaisseur du second siliciure est supérieure à celle du premier siliciure en une quantité qui permet de compenser la différence dans la vitesse de formation du siliciure dans les dispositifs NMOS et PMOS..