TRANSACTION FLOW CONTROL IN PCI EXPRESS FABRIC

A computer-executed method (200) for controlling transaction flow in a network comprises communicating (202) transaction packets among a plurality of devices in a network fabric and subdividing (204) a memory into a plurality of memory segments for storing received transaction cycles according to tr...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: MATTHEWS, DAVID L, BROWNELL, PAUL V
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A computer-executed method (200) for controlling transaction flow in a network comprises communicating (202) transaction packets among a plurality of devices in a network fabric and subdividing (204) a memory into a plurality of memory segments for storing received transaction cycles according to transaction packet type comprising posted, non-posted, and completion cycles. A plurality of transaction cycles are received (206) in the memory segment plurality at a target device and transaction cycle priority is allocated (208) according to transaction packet type wherein posted cycles have highest priority. Cycles are retrieved (210) from the memory segment plurality in an order determined by priority. L'invention concerne un procédé exécuté par ordinateur (200) pour gérer un flux de transaction dans un réseau, lequel procédé comprend la communication (202) de paquets de transaction parmi une pluralité de dispositifs dans une architecture de réseau et la subdivision (204) d'une mémoire en une pluralité de segments de mémoire pour stocker des cycles de transaction reçus selon un type de paquet de transaction comprenant des cycles retardés, non retardés, et d'achèvement. Une pluralité de cycles de transaction sont reçus (206) dans la pluralité de segments de mémoire au niveau d'un dispositif cible et une priorité de cycle de transaction est affectée (208) selon le type de paquet de transaction, des cycles retardés ayant la plus haute priorité. Des cycles sont extraits (210) de la pluralité de segments de mémoire dans un ordre déterminé par priorité.