APPARATUS FOR HARDENING A STATIC RANDOM ACCESS MEMORY CELL FROM SINGLE EVENT UPSETS

A single event upset (SEU) hardened memory cell to be utilized in static random access memories is disclosed. The SEU hardened memory cell includes a first inverter and a second inventer connected to each other in a cross-coupled manner. The SEU hardened memory cell also includes a first resistor, a...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ROSS, JASON, F, LAWSON, DAVID, C
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A single event upset (SEU) hardened memory cell to be utilized in static random access memories is disclosed. The SEU hardened memory cell includes a first inverter and a second inventer connected to each other in a cross-coupled manner. The SEU hardened memory cell also includes a first resistor, a second resistor and a capacitor. The first resistor is connected between an input of the first inverter and an output of the second inverter. The second resistor is connected between an input of the second inverter and an output of the first inverter. The capacitor is connected between an input of the first inverter and an input of the second inverter. L'invention concerne une cellule de mémoire renforcée contre les perturbations par une particule isolée (SEU) à utiliser dans des mémoires vives statiques. La cellule de mémoire renforcée SEU comprend un premier inverseur et un second inverseur connectés l'un à l'autre par couplage mutuel. La cellule de mémoire renforcée SEU comprend également une première résistance, une seconde résistance et un condensateur. La première résistance est connectée entre une entrée du premier inverseur et une sortie du second inverseur. La seconde résistance est connectée entre une entrée du second inverseur et une sortie du premier inverseur. Le condensateur est connecté entre une entrée du premier inverseur et une entrée du second inverseur.