CARBON NANOTUBE CIRCUITS DESIGN METHODOLOGY

A methodology is provided for optimizing circuit parameters of circuits including carbon nanotube transistors. The method comprises mapping (122) selected transistor design parameters (118), based on carbon nanotube process parameters (120) and selected circuit topologies (114), into carbon nanotube physical attributes. A circuit layout is generated (124) from the carbon nanotube physical attributes and simulated (128). The steps are repeated until circuit specifications (130) are met. The carbon nanotube physical attributes may include, for example, the catalyst width (74) for growing a plurality of carbon nanotubes (72) or number of segments in a serpentine electrode structure (88, 89, 90) contacting a single carbon nanotube (81). L'invention concerne une méthodologie destinée à optimiser des paramètres de circuits comportant des transistors à nanotubes de carbone. Le procédé consiste à mapper (122) des paramètres de conception de transistors choisis (118), sur la base de paramètres de traitement à nanotubes de carbone (120) et de topologies de circuits choisies (114), dans des attributs physiques à nanotubes de carbone. Une topologie de circuit est générée (124) à partir des attributs physiques à nanotubes de carbone et simulée (128). Ces étapes sont répétées jusqu'à ce que les spécifications du circuit (130) soient satisfaites. Les attributs physiques à nanotubes de carbone peuvent comporter, par exemple, la largeur de catalyseur (74) pour faire croître plusieurs nanotubes de carbone (72) ou un certain nombre de segments dans une structure d'électrodes en serpentin (88, 89, 90) venant en contact avec un nanotube de carbone simple (81).