A SYSTEM AND METHOD FOR EXECUTING INSTRUCTIONS PRIOR TO AN EXECUTION STAGE IN A PROCESSOR

A method of processing a plurality of instructions in multiple pipeline stages within a pipeline processor is disclosed. The method partially or wholly executes a stalled instruction in a pipeline stage that has a function other than instruction execution prior to the execution stage within the processor. Partially or wholly executing the instruction prior to the execution stage in the pipeline speeds up the execution of the instruction and allows the processor to more effectively utilize its resources, thus increasing the processor's efficiency. L'invention concerne un procédé de traitement d'une pluralité d'instructions dans de multiples étages d'architecture pipeline à l'intérieur d'un processeur d'architecture pipeline. Le procédé exécute partiellement ou totalement une instruction en état de calage dans un étage d'architecture pipeline qui a une fonction autre qu'une exécution d'instruction avant l'étage d'exécution à l'intérieur du processeur. L'exécution partielle ou totale de l'instruction avant l'étage d'exécution dans l'architecture pipeline accélère l'exécution de l'instruction et permet au processeur d'utiliser plus efficacement ses ressources, augmentant ainsi le rendement du processeur.