METAL PADS WITH REDUCED PARASITIC CAPACITANCE

The present invention relates to a bonding structure (20, 20', 20") for a chip, the bonding structure (20, 20', 20") comprising a solder bump (32), an underbump metal (30) under the solder bump (32), and a metal pad (24, 40) under the underbump metal (30) and to be connected to a substrate (22) of the chip, wherein the metal pad (24, 40) comprises a ring-like structure (24) underlying the under bump metal (30) at least partially which metal pad (24, 40) shows a reduced area when projected on the substrate (22) and therefore a reduced parasitic capacitance. The present invention further relates to method for connecting an underbump metal (30) with a metal pad layer (24) of a bonding structure (20, 20', 20") for a chip, comprising the step of defining a ring-like structure (24) in a passivation layer (26) between the metal pad (24) and the underbump metal (39). La présente invention concerne une structure de liaison (20, 20', 20') pour puce, la structure de liaison (20, 20', 20') comprenant un bossage de soudure (32), un métal sous bossage (30) et une plage métallique (24, 40) sous le métal sous bossage (30) à connecter à un substrat (22) de la puce. La plage métallique (24, 40) inclut une structure en forme d'anneau (24) sous-jacente, au moins partiellement, au métal sous bossage (30) et présente une aire réduite lorsqu'elle est projetée sur le substrat (22), ce qui engendre une capacité parasitaire réduite. La présente invention concerne en outre un procédé pour connecter un métal sous bossage (30) avec une couche de plage métallique (24) d'une structure de liaison (20, 20', 20') pour puce. Le procédé comporte la définition d'une structure de type anneau (24) dans une couche de passivation (26) entre la plage métallique (24) et le métal sous bossage (39).