SYSTEM AND METHOD FOR AN EFFICIENT COMPARISON OPERATION OF MULTI-BIT VECTORS IN A DIGITAL LOGIC CIRCUIT

An improved technique that considerably reduces required logic and computational time for determining whether the difference between two multi-bit vectors is equal to a given number or lies between given two numbers in a digital logic circuit. In one example embodiment, this is accomplished by recei...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: GIRI, ABHIJIT
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An improved technique that considerably reduces required logic and computational time for determining whether the difference between two multi-bit vectors is equal to a given number or lies between given two numbers in a digital logic circuit. In one example embodiment, this is accomplished by receiving a first N-bit vector A [N-1 :0] and a second N-bit vector B [N- 1:0] in the digital logic circuit, where N is a non-zero positive number. A third N-bit vector is then obtained by performing a bit-wise AND (A [N-L0] & ~B[N-J: 0]) operation using A[N-L0] and ~B[N-I: 0]. Further, a fourth N-bit vector is obtained by performing a bit-wise XOR (A[N-1:0]?~B[N-1:0] operation using A [N-L0] and ~B[N-L 0]. The difference between the first N-bit vector A[N-1:0] and the second N-bit vector B[N-1:0] is then declared as equal to a given number or to be within a given range of two numbers (+m and +n, m based on bit patterns in the third N-bit vector and the fourth N-bit vector. L'invention concerne une technique améliorée réduisant considérablement la logique et le temps de calcul nécessaires pour déterminer si la différence entre deux vecteurs multibits est égale à un nombre donné, ou se trouve entre deux nombres donnés dans un circuit logique numérique. Dans un mode de réalisation en exemple, ceci est accompli en recevant un premier vecteur à N-bits A [N-1 : 0] et un deuxième vecteur à N-bits B [N-1 : 0] dans le circuit logique numérique, où N est un nombre positif non nul. Un troisième vecteur à N-bits est ensuite obtenu en effectuant une opération ET (A [N-L0] & ~B[N-J: 0]) au niveau du bit en utilisant A[N-L0] et ~ B[N-I: 0]. De plus, un quatrième vecteur à N-bits est obtenu en effectuant une opération OU (A[N-1:0]?~ B[N-1:0] au niveau du bit en utilisant A [N-L0] et ~ B[N-L 0]. La différence entre le premier vecteur à N-bits A [N-1 : 0] et le deuxième vecteur à N-bits B [N-1 : 0] est ensuite déclarée comme égale à un nombre donné, ou comme étant dans une plage donnée de deux nombres (+m et +n, m sur la base de motifs de bits dans le troisième vecteur à N-bits et le quatrième vecteur à N-bits.