INTERACTIVE HIERARCHICAL ANALOG LAYOUT SYNTHESIS FOR INTEGRATED CIRCUITS

In one embodiment of the invention, a method of synthesizing a layout of an integrated circuit chip including analog circuitry is disclosed. The method includes receiving a circuit netlist of an integrated circuit chip including analog circuitry; representing and manipulating a hierarchical analog circuit layout including device placement and net routing in response to the circuit netlist, the hierarchical analog circuit layout including a plurality of levels of layout hierarchy; and passing layout information from one level of the layout hierarchy to an adjacent level of the layout hierarchy to synthesize the layout of the integrated circuit chip. In response to user preference directives, methods and apparatus are disclosed to perform re-synthesis of analog circuit layouts in another embodiment of the invention. L'invention concerne, dans un mode de réalisation, un procédé de synthèse d'une disposition d'une puce de circuit intégré comprenant un ensemble de circuits analogiques. Le procédé comprend les étapes consistant à recevoir une liste d'interconnexion de circuit d'une puce de circuit intégré comprenant des ensembles de circuits analogiques ; représenter et manipuler une disposition hiérarchique de circuit analogique comprenant le placement du dispositif et le traçage d'interconnexion en réponse à la liste d'interconnexions de circuit, la disposition hiérarchique de circuit analogique comprenant une pluralité de niveaux de hiérarchie de disposition ; et transmettre les informations de disposition d'un premier niveau de la hiérarchie de disposition à un niveau adjacent de la hiérarchie de disposition pour synthétiser la disposition de la puce de circuit intégré. Dans un autre mode de réalisation, l'invention concerne des procédés et un appareil permettant d'exécuter la resynthèse des dispositions de circuit analogique en réponse aux instructions de préférence de l'utilisateur.