INTEGRATED CIRCUIT HAVING MEMORY ARRAY INCLUDING ECC AND/OR COLUMN REDUNDANCY, AND METHOD OF PROGRAMMING, CONTROLLING AND/OR OPERATING SAME

An integrated circuit device (for example, a logic device or a memory device (such as, a discrete memory device)), including a memory cell array having a plurality of memory cells arranged in a matrix of rows and columns, multiplexer circuitry, coupled to the memory cell array, wherein the multiplexer circuitry includes a plurality of data multiplexers, each data multiplexer having a plurality of inputs, including (i) a first input to receive write data which is representative of data to be written into the memory cells of the memory cell array in response to a write operation, and (ii) a second input to receive read data which is representative of data read from memory cells of the memory cell array, and an associated output to responsively output data from one of the plurality of inputs, and syndrome generation circuitry, coupled to the multiplexer circuitry, to generate: (i) a write data syndrome vector using the write data and (ii) a read data syndrome vector using the read data. L'invention concerne un dispositif à circuit intégré (par exemple, un dispositif logique ou un dispositif mémoire (tel qu'un dispositif de mémoire discret)), comprenant une matrice de cellules mémoire ayant une pluralité de cellules mémoire disposées dans une matrice de lignes et colonnes, des éléments de circuit de multiplexeur, couplés à la matrice de cellules mémoire, les éléments de circuit de multiplexeur comprenant une pluralité de multiplexeurs de données, chaque multiplexeur de données ayant une pluralité d'entrées, comprenant (i) une première entrée pour recevoir des données d'écriture qui sont représentatives de données qui doivent être écrites dans les cellules mémoire de la matrice de cellules mémoire en réponse à une opération d'écriture, et (ii) une seconde entrée pour recevoir des données de lecture qui sont représentatives de données lues à partir des cellules mémoire de la matrice de cellules mémoire, et une sortie associée pour émettre des données en réponse à partir de l'une de la pluralité d'entrées, et des éléments de circuit de génération de syndrome, couplée aux éléments de circuit de multiplexeur, pour générer : (i) un vecteur de syndrome de données d'écriture utilisant les données d'écriture et (ii) un vecteur de syndrome de données de lecture utilisant les données de lecture.