SYSTEMS AND METHODS FOR PROVIDING ANTI-ALIASING IN A SAMPLE-AND-HOLD CIRCUIT

Systems and methods are included for providing anti-aliasing in a sample-and-hold circuit (108). One embodiment of the invention includes a method for sampling of an input signal for providing to an analog-to-digital converter (110). The method comprises generating a sample signal having a given frequency and a period that defines both a sample phase and a hold phase. The method also comprises sampling the input signal at both the sample phase and the hold phase. The method further comprises generating a decimated output sample that is an aggregate of consecutive samples of the input signal obtained during the sample phase and the hold phase. L'invention concerne des systèmes et procédés anti-repliement dans un circuit échantillonneur-bloqueur (108). Un des modes de réalisation de l'invention comprend un procédé d'échantillonnage d'un signal d'entrée destiné à être transmis à un convertisseur analogique-numérique (110). Le procédé comporte une étape consistant à générer un signal d'échantillonnage présentant une fréquence donnée et une période qui définit à la fois une phase d'échantillonnage et une phase de blocage. Le procédé comporte également une étape consistant à échantillonner le signal d'entrée lors de la phase d'échantillonnage et de la phase de blocage. Le procédé comporte en outre une étape consistant à générer un échantillon de sortie décimé qui constitue un agrégat d'échantillons consécutifs du signal d'entrée obtenus pendant la phase d'échantillonnage et la phase de blocage.