MEMORY WITH LEVEL SHIFTING WORD LINE DRIVER AND METHOD THEREOF

A memory (102) includes a bit cell array (120) including a plurality of word lines and address decode circuitry (116) having an output to provide a predecode value. The address decode circuitry (116) includes a first plurality of transistors having a first gate oxide thickness. The memory (102) further includes word line driver circuitry (118) having an input coupled to the output of the address decode circuitry (116) and a plurality of outputs, each output coupled to a corresponding word line of the plurality of word lines. The word line driver includes a second plurality of transistors having a second gate oxide thickness greater than the first gate oxide thickness. A method of operating the memory also is provided. La présente invention concerne une mémoire (102) comprenant un réseau de cellules binaires (120) comprenant une pluralité de lignes de mots et un circuit de décodage d'adresse (116) ayant une sortie pour fournir une valeur pré-décodée. Le circuit de décodage d'adresse (116) comprend une première pluralité de transistors ayant une première épaisseur d'oxyde de porte. La mémoire (102) comprend également un circuit de pilotage de ligne de mot (118) ayant une entrée couplée à la sortie du circuit de décodage d'adresse (116) et une pluralité de sorties, chaque sortie étant couplée à une ligne de mot correspondante parmi la pluralité de lignes de mots. Le pilote de ligne de mots comprend une seconde pluralité de transistors ayant une seconde épaisseur d'oxyde de porte supérieure à la première épaisseur d'oxyde de porte. L'invention concerne également un procédé de fonctionnement de la mémoire.