ERROR FILTERING IN FAULT TOLERANT COMPUTING SYSTEMS

A system for tolerating a single event fault in an electronic circuit is disclosed. The system includes a main processor, a fault detection processor responsive to the main processor, the fault detection processor further comprising a voter logic circuit, three or more logic devices responsive to the fault detection processor, each output of the three or more logic devices passing through the voter logic circuit, and a programmable error filter. An output of the voter logic circuit is coupled to the programmable error filter. La présente invention concerne un système qui tolère un événement de défaillance unique dans un circuit électronique. Le système comprend un processeur principal, un processeur de détection des défaillances qui réagit au processeur principal, ledit processeur de détection des défaillances comprenant également un circuit logique de détermination, au moins trois dispositifs logiques qui réagissent au processeur de détection de défaillances et dont les sorties passent par le circuit logique de détermination et un filtre d'erreur programmable. Une sortie du circuit logique de détermination est couplée au filtre d'erreur programmable.