INTERFACE TEST CIRCUIT

An integrated circuit is described. The integrated circuit includes an interface circuit that includes a transmitter and a receiver. A generator in the integrated circuit is selectively coupled to the transmitter. The generator is to provide a test sequence that is output by the transmitter during a test mode of operation. A memory in the integrated circuit is selectively coupled to the generator and the receiver. The memory is to receive and synchronize the test sequence and a signal corresponding to the test sequence that is received by the receiver. A logic circuit in the integrated circuit is to compare the test sequence and the signal. La présente invention concerne un circuit intégré. Le circuit intégré comporte un circuit d'interface comportant un émetteur et un récepteur. Un générateur dans le circuit intégré est couplé de manière sélective à l'émetteur. Le générateur sert à fournir une séquence de contrôle qui est émise en sortie par l'émetteur lors d'un mode de contrôle de fonctionnement. Une mémoire dans le circuit intégré sert à recevoir et à synchroniser la séquence de contrôle et un signal correspondant à la séquence de contrôle reçue par le récepteur. Un circuit logique dans le circuit intégré sert à comparer la séquence de contrôle et le signal.