FREQUENCY LIMITING AMPLIFIER IN A FSK RECEIVER

A system for processing signal communications between a frequency translation module (20) and an integrated receiver decoder (60). According to an exemplary embodiment, the decoder (60) and the frequency translation module comprise a signal processing apparatus comprising an input for receiving an frequency shift keyed modulated signal, an amplifier having negative feedback coupled to said input, wherein said input is further coupled to a first source of reference potential and a second source of reference potential; and a tank circuit coupled between said differential amplifier and an output. More particularly, the amplifier may comprise a first transistor having a first collector, a first emitter and a first base coupled to a signal source wherein said first base is further coupled to said first collector and a second transistor with a second base, a second emitter coupled to said first emitter, and a second collector, wherein said second collector is coupled to a bandpass filter and said bandpass filter is further coupled to an output. L'invention concerne un système pour traiter des communications de signaux entre un module de translation de fréquences (20) et un décodeur de récepteur intégré (60). Selon un mode de réalisation exemplaire, le décodeur (60) et le module de translation de fréquences comprennent un appareil de traitement de signal comprenant une entrée pour recevoir un signal modulé par déplacement de fréquence, un amplificateur présentant une réaction négative couplé à ladite entrée, ladite entrée étant en outre couplée à une première source de potentiel de référence et à une seconde source de potentiel de référence; et un circuit anti-résonnant couplé entre ledit amplificateur différentiel et une sortie. Plus particulièrement, l'amplificateur peut comprendre un premier transistor présentant un premier collecteur, un premier émetteur et une première base couplés à une source de signal, ladite première base étant en outre couplée audit premier collecteur et un second transistor présentant une seconde base, un second émetteur couplé audit premier émetteur et un second collecteur, ledit second collecteur étant couplé à un filtre de bande passante et ledit filtre de bande passante étant en outre couplé à une sortie.