USE OF RECOVERY TRANSISTORS DURING WRITE OPERATIONS TO PREVENT DISTURBANCE OF UNSELECTED CELLS

A memory array and method for performing a write operation in a memory array that eliminates parasitic coupling between selected and unselected bitlines and protects memory cells on unselected bitlines. A memory array (100); has a plurality of memory cells (148, 150,152, 154), each of which is coupled to a unique array bitline (l04, 106, 108,110). A unique recovery transistor (138; 140, 142, 144) is coupled to each array bitline (104, 106, 108, 110). The recovery transistors (140, 144) on odd bitlines (140, 144) are coupled to a first and second voltage (128, 144), while the recovery transistors on even bitlines are coupled, to a first and third voltage (128, 126). During a write operation, each recovery transistor coupled to an unselected bitline is active during a write operation and a recovery operation, while each recovery transistor coupled; to selected bitline is active during a recovery operation. The first voltage (128) is sufficient to prevent parasitic coupling between the selected bitlines and the unselected bitlines during the write operation. La présente invention concerne un réseau de mémoire et un procédé pour réaliser une opération d'écriture dans un réseau de mémoire qui élimine un couplage parasite entre des lignes de bits sélectionnées ou non et protège des cellules de mémoire sur des lignes de bits non sélectionnées. Un réseau de mémoire (100) possède une pluralité de cellules de mémoire (148, 150, 152, 154), chacune couplée à une ligne de bits de réseau unique (l04, 106, 108,110). Un transistor de récupération unique (138, 140, 142, 144) est couplé à chaque ligne de bits de réseau (104, 106, 108, 110). Les transistors de récupération (140, 144) sur les lignes de bits impaires (140, 144) sont couplés à une première et une deuxième tension (128, 144), tandis que les transistors de récupération sur les lignes de bits paires sont couplés à une première et une troisième tension (128, 126). Lors d'une opération d'écriture, chaque transistor de récupération couplé à une ligne de bits non sélectionnée est actif pendant une opération d'écriture et une opération de récupération, tandis que chaque transistor de récupération couplé à une ligne de bits sélectionnée est actif pendant une opération de récupération. La première tension (128) est suffisante pour empêcher un couplage parasite entre les lignes de bits sélectionnées et les lignes de bits non sélectionnées pendant l'opération d'écriture.