DC TECHNIQUE FOR ELIMINATING PHASE AMBIGUITY IN CLOCKING SIGNALS

An integrated circuit including: a clock signal distribution network for carrying two global clock signals traveling in opposite directions; a plurality of local clocking regions arranged along the network, each of which includes a local clock signal generation circuit that generates a local clock s...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ACKLAND, BRYAN, D, PRODANOV, VLADIMIR, BANU, MIHAI
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An integrated circuit including: a clock signal distribution network for carrying two global clock signals traveling in opposite directions; a plurality of local clocking regions arranged along the network, each of which includes a local clock signal generation circuit that generates a local clock signal based upon the two global clock signals; and a plurality of phase detectors each of which is associated with a different one of the local clocking regions and is configured to compare the local clock signal for that local clocking region with the local clock signal for a neighboring local clocking region, wherein in each of at least some of the local clocking regions the local clock signal generation circuit is configured to align the local clock signal for that region with the local clock signal of the neighboring region when the phase detector for that local clocking region indicates a nonalignment condition exists. L'invention concerne un circuit intégré incluant : un réseau de répartition de signal d'horloge permettant de transporter deux signaux globaux d'horloge circulant dans des sens opposés, une pluralité de régions locales de séquencement disposées le long du réseau, chacune d'elles incluant un circuit local de génération de signal d'horloge qui génère un signal local d'horloge sur la base des deux signaux globaux d'horloge, ainsi qu'une pluralité de détecteurs de phase dont chacun est associé à une région différente des régions locales de séquencement et est configuré pour comparer le signal local d'horloge destiné à cette région locale de séquencement au signal local d'horloge destiné à une région locale voisine de séquencement, le circuit local de génération de signal d'horloge étant, dans chacune d'au moins certaines des régions locales de séquencement, configuré pour aligner le signal local d'horloge destiné à cette région avec le signal local d'horloge de la région voisine lorsque le détecteur de phase destiné à cette région locale de séquencement indique qu'il existe un état de non alignement.