WAFER LEVEL PACKAGING PROCESS

Wafer level packaging process for packaging MEMS or other devices. In some embodiments, a MEMS wafer with normal thickness is firstly bonded to a cap wafer of normal thickness, followed by a thinning on the backside of the MEMS wafer. After this, the bonded wafer stack and the capping of the hermetically packaged MEMS devices are still rigid enough to do further processing. On this basis, through vias on the thinned substrate can be easily formed and stopped on the regions to be led out (e.g., metal pads /electrodes, highly doped silicon, etc.) . Vias can be partially filled as this is the final surface of process . Even thick metal coated/patterned vias have much more space to relax possible thermal stress, as long as the vias are not completely filled with hard metal (s) . Various embodiments are disclosed. La présente invention concerne un procédé de boîtier sur tranche pour emballer un MEMS ou d'autres dispositifs. Dans certains modes de réalisation, une tranche MEMS d'épaisseur normale est d'abord liée à une tranche de couverture d'épaisseur normale, puis amincie sur l'arrière. Après cela, la pile de tranches liées et la couverture des dispositifs MEMS hermétiquement emballés est toujours suffisamment rigide pour un traitement supplémentaire. Sur cette base, des orifices traversants sur le substrat aminci peuvent être aisément formés et arrêtés sur les régions à extérioriser (par ex. tampons/électrodes métalliques, silicium fortement dopé, etc.). Les orifices peuvent être partiellement remplis, car il s'agit de la surface finale du procédé. Les orifices à motifs ou recouverts de métal épais peuvent même avoir plus d'espace pour libérer la possible tension thermique, à condition que les orifices ne soient pas totalement remplis d'un ou de plusieurs métaux durs. Divers modes de réalisation sont présentés.