CONSTANT-WEIGHT-CODE-BASED ADDRESSING OF NANOSCALE AND MIXED MICROSCALE/NANOSCALE ARRAYS

Various embodiments of the present invention include methods for determining nanowire addressing schemes and include microscale/nanoscale electronic devices that incorporate the nanowire addressing schemes for reliably addressing nanowire-junctions within nanowire crossbars (1700). The addressing schemes allow for change in the resistance state, or other physical or electronic state, of a selected nanowire-crossbar junction without changing the resistance state, or other physical or electronic state, of the remaining nanowire-crosbar junctions, and without destruction of either the selected nanowire-crossbar junction or the remaining, non-selected nanowire-crossbar junctions. Additional embodiments of the present invention included nanoscale memory arrays (1700) and other nanoscale electronic devices that incorporate the nanowire-addressing-scheme embodiments of the present invention. Certain of the embodiments of the present invention employ constant-weight codes (1308), a well-known class or error-control-encoding codes, as addressed-nanowire selection voltages applied to microscale output signal lines (1316-1319) of microscale/nanoscale encoder-demultiplexers that are selectively interconnected with a set of nanowires (1310-1315). Divers modes de réalisation de la présente invention comprennent des procédés permettant de déterminer des schémas d'adressage à fil nanométrique et comprennent des dispositifs électroniques d'échelle micrométrique/nanométrique, qui intègrent les schémas d'adressage à fil nanométrique pour adresser en toute fiabilité des jonctions de fil nanométrique dans des barres transversales à fil nanométrique (1700). Les schémas d'adressage permettent de modifier le degré de résistance, ou tout autre état physique ou électronique, d'une jonction sélectionnée de barre transversale à fil nanométrique sans modifier l'état de résistance ou tout autre état physique ou électronique, du reste des jonctions de barre transversale à fil nanométrique, et sans destruction ni de la jonction sélectionnée de barre transversale à fil nanométrique ni du reste des jonctions, non sélectionnées, de barre transversale à fil nanométrique. Des modes de réalisation supplémentaires de la présente invention comprennent des matrices mémoires d'échelle nanométrique (1700) et d'autres dispositifs électroniques d'échelle nanométrique qui intègrent les modes de réalisation de schéma d'adressage à fil nanométrique de la présente invention. Certains des modes de réalisa