CONTROLLING EMBEDDED MEMORY ACCESS

A microcontroller (30) includes a processor (32), an embedded memory (46) operatively coupled to the processor (32), and a microcontroller test interface (34) operatively connected to the processor (32) and the memory (36). The microcontroller (30) responds to a reset signal to perform a reset initiation that causes an initial disabled state of the test interface (34) to be set and execution of initiation code with the processor (32). This code execution optionally establishes a further disabled state. The microcontroller (30) provides an enabled state of the test interface for memory (46) access through the test interlace (34) during microcontroller (30) operation subsequent to the reset initiation unless the further disabled memory (46) access state is established by execution of the initiation code. Selon l'invention, un microcontrôleur (30) comprend un processeur (32), une mémoire intégrée (46) couplée fonctionnelle au processeur (32), ainsi qu'une interface de test de microcontrôleur (34) connectée fonctionnelle au processeur (32) et à la mémoire (36). Le microcontrôleur (30) répond à un signal de réinitialisation pour exécuter un déclenchement de réinitialisation qui amène un état désactivé initial de l'interface de test (34) à être défini et l'exécution d'un code de déclenchement à l'aide du processeur (32). Ladite exécution de code établit éventuellement un autre état désactivé. Le microcontrôleur (30) assure un état activé de l'interface de test pour l'accès mémoire (46) à travers l'interface de test (34) pendant le fonctionnement du microcontrôleur (30) après le déclenchement de réinitialisation à moins que l'autre état d'accès à la mémoire (46) désactivé ne soit établi par exécution du code de déclenchement.