PARALLEL INPUT/OUTPUT SELF-TEST CIRCUIT AND METHOD

PARALLEL INPUT/OUTPUT SELF-TEST CIRCUIT AND METHOD

A parallel data transmission test system can include a receiver section (100) having input selector circuits (104-0 to 104-N) that provide a received test data to logic adjust circuits (106-0 to 106-N) that "logically align" multiple incoming test values to remove intentionally introduced...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: VADLAMANI, ESWAR, KRISHNAN, GOPALAKRISHNAN PERUR, MUNDAY, TARJINDER SINGH
Format: Patent
Sprache:eng ; fre
Schlagworte:
MEASURING
MEASURING ELECTRIC VARIABLES
MEASURING MAGNETIC VARIABLES
PHYSICS
TESTING
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator VADLAMANI, ESWAR
KRISHNAN, GOPALAKRISHNAN PERUR
MUNDAY, TARJINDER SINGH
description A parallel data transmission test system can include a receiver section (100) having input selector circuits (104-0 to 104-N) that provide a received test data to logic adjust circuits (106-0 to 106-N) that "logically align" multiple incoming test values to remove intentionally introduced logic difference (e.g., inversion) with respect to one another. Result combining circuit (108) can logically combine output data values and provide a resulting sequence to a pattern sequence test circuit (110). L'invention concerne un système de test de transmission de données en parallèle qui peut comprendre une section récepteur (100) présentant des circuits de sélection d'entrée (104-0 à 104-N) qui fournissent des données de test reçues à des circuits d'ajustement logique (106-0 à 106-N) alignant logiquement plusieurs valeurs de test entrantes les unes par rapport aux autres afin d'éliminer un différence logique introduite intentionnellement (par exemple, une inversion). Un circuit de recombinaison de résultat (108) peut combiner logiquement des valeurs de données émises et fournir une séquence résultante à un circuit de test de séquence de motif (110).
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2006121882A2</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2006121882A2</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2006121882A23</originalsourceid><addsrcrecordid>eNrjZDAKcAxy9PFx9VHw9AsIDdH3Dw0BUgrBrj5uuiGuwSEKzp5BzqGeIQqOfi4Kvq4hHv4uPAysaYk5xam8UJqbQdnNNcTZQze1ID8-tbggMTk1L7UkPtzfyMDAzNDI0MLCyNHImDhVAClGJ-I</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>PARALLEL INPUT/OUTPUT SELF-TEST CIRCUIT AND METHOD</title><source>esp@cenet</source><creator>VADLAMANI, ESWAR ; KRISHNAN, GOPALAKRISHNAN PERUR ; MUNDAY, TARJINDER SINGH</creator><creatorcontrib>VADLAMANI, ESWAR ; KRISHNAN, GOPALAKRISHNAN PERUR ; MUNDAY, TARJINDER SINGH</creatorcontrib><description>A parallel data transmission test system can include a receiver section (100) having input selector circuits (104-0 to 104-N) that provide a received test data to logic adjust circuits (106-0 to 106-N) that "logically align" multiple incoming test values to remove intentionally introduced logic difference (e.g., inversion) with respect to one another. Result combining circuit (108) can logically combine output data values and provide a resulting sequence to a pattern sequence test circuit (110). L'invention concerne un système de test de transmission de données en parallèle qui peut comprendre une section récepteur (100) présentant des circuits de sélection d'entrée (104-0 à 104-N) qui fournissent des données de test reçues à des circuits d'ajustement logique (106-0 à 106-N) alignant logiquement plusieurs valeurs de test entrantes les unes par rapport aux autres afin d'éliminer un différence logique introduite intentionnellement (par exemple, une inversion). Un circuit de recombinaison de résultat (108) peut combiner logiquement des valeurs de données émises et fournir une séquence résultante à un circuit de test de séquence de motif (110).</description><language>eng ; fre</language><subject>MEASURING ; MEASURING ELECTRIC VARIABLES ; MEASURING MAGNETIC VARIABLES ; PHYSICS ; TESTING</subject><creationdate>2006</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20061116&amp;DB=EPODOC&amp;CC=WO&amp;NR=2006121882A2$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76418</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20061116&amp;DB=EPODOC&amp;CC=WO&amp;NR=2006121882A2$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>VADLAMANI, ESWAR</creatorcontrib><creatorcontrib>KRISHNAN, GOPALAKRISHNAN PERUR</creatorcontrib><creatorcontrib>MUNDAY, TARJINDER SINGH</creatorcontrib><title>PARALLEL INPUT/OUTPUT SELF-TEST CIRCUIT AND METHOD</title><description>A parallel data transmission test system can include a receiver section (100) having input selector circuits (104-0 to 104-N) that provide a received test data to logic adjust circuits (106-0 to 106-N) that "logically align" multiple incoming test values to remove intentionally introduced logic difference (e.g., inversion) with respect to one another. Result combining circuit (108) can logically combine output data values and provide a resulting sequence to a pattern sequence test circuit (110). L'invention concerne un système de test de transmission de données en parallèle qui peut comprendre une section récepteur (100) présentant des circuits de sélection d'entrée (104-0 à 104-N) qui fournissent des données de test reçues à des circuits d'ajustement logique (106-0 à 106-N) alignant logiquement plusieurs valeurs de test entrantes les unes par rapport aux autres afin d'éliminer un différence logique introduite intentionnellement (par exemple, une inversion). Un circuit de recombinaison de résultat (108) peut combiner logiquement des valeurs de données émises et fournir une séquence résultante à un circuit de test de séquence de motif (110).</description><subject>MEASURING</subject><subject>MEASURING ELECTRIC VARIABLES</subject><subject>MEASURING MAGNETIC VARIABLES</subject><subject>PHYSICS</subject><subject>TESTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2006</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDAKcAxy9PFx9VHw9AsIDdH3Dw0BUgrBrj5uuiGuwSEKzp5BzqGeIQqOfi4Kvq4hHv4uPAysaYk5xam8UJqbQdnNNcTZQze1ID8-tbggMTk1L7UkPtzfyMDAzNDI0MLCyNHImDhVAClGJ-I</recordid><startdate>20061116</startdate><enddate>20061116</enddate><creator>VADLAMANI, ESWAR</creator><creator>KRISHNAN, GOPALAKRISHNAN PERUR</creator><creator>MUNDAY, TARJINDER SINGH</creator><scope>EVB</scope></search><sort><creationdate>20061116</creationdate><title>PARALLEL INPUT/OUTPUT SELF-TEST CIRCUIT AND METHOD</title><author>VADLAMANI, ESWAR ; KRISHNAN, GOPALAKRISHNAN PERUR ; MUNDAY, TARJINDER SINGH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2006121882A23</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2006</creationdate><topic>MEASURING</topic><topic>MEASURING ELECTRIC VARIABLES</topic><topic>MEASURING MAGNETIC VARIABLES</topic><topic>PHYSICS</topic><topic>TESTING</topic><toplevel>online_resources</toplevel><creatorcontrib>VADLAMANI, ESWAR</creatorcontrib><creatorcontrib>KRISHNAN, GOPALAKRISHNAN PERUR</creatorcontrib><creatorcontrib>MUNDAY, TARJINDER SINGH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>VADLAMANI, ESWAR</au><au>KRISHNAN, GOPALAKRISHNAN PERUR</au><au>MUNDAY, TARJINDER SINGH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>PARALLEL INPUT/OUTPUT SELF-TEST CIRCUIT AND METHOD</title><date>2006-11-16</date><risdate>2006</risdate><abstract>A parallel data transmission test system can include a receiver section (100) having input selector circuits (104-0 to 104-N) that provide a received test data to logic adjust circuits (106-0 to 106-N) that "logically align" multiple incoming test values to remove intentionally introduced logic difference (e.g., inversion) with respect to one another. Result combining circuit (108) can logically combine output data values and provide a resulting sequence to a pattern sequence test circuit (110). L'invention concerne un système de test de transmission de données en parallèle qui peut comprendre une section récepteur (100) présentant des circuits de sélection d'entrée (104-0 à 104-N) qui fournissent des données de test reçues à des circuits d'ajustement logique (106-0 à 106-N) alignant logiquement plusieurs valeurs de test entrantes les unes par rapport aux autres afin d'éliminer un différence logique introduite intentionnellement (par exemple, une inversion). Un circuit de recombinaison de résultat (108) peut combiner logiquement des valeurs de données émises et fournir une séquence résultante à un circuit de test de séquence de motif (110).</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2006121882A2
source esp@cenet
subjects MEASURING
MEASURING ELECTRIC VARIABLES
MEASURING MAGNETIC VARIABLES
PHYSICS
TESTING
title PARALLEL INPUT/OUTPUT SELF-TEST CIRCUIT AND METHOD
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-08T12%3A44%3A26IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=VADLAMANI,%20ESWAR&rft.date=2006-11-16&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2006121882A2%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true