INTEGRATING PROGRAMMABLE LOGIC INTO PERSONAL COMPUTER (PC) ARCHITECTURE
A portion of chip die real estate is allocated to blocks of programmable logic (PL) fabric. These blocks can be used to load special purpose processors which operate in concert with the general purpose processors (GPPs). These processors, implemented in PL, may integrate with a PC system architectur...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | DRAKE, STEPHEN R |
description | A portion of chip die real estate is allocated to blocks of programmable logic (PL) fabric. These blocks can be used to load special purpose processors which operate in concert with the general purpose processors (GPPs). These processors, implemented in PL, may integrate with a PC system architecture. Blocks of PL are integrated with fixed blocks of logic interfaces connecting, for example, to a system's front side bus. This facilitates configuration of the PL as coprocessors or other devices that may operate as peers to GPPs in the system. Moreover, blocks of PL may be integrated with fixed logic interfaces to existing IO buses within a system architecture. This facilitates configuration of the PL as soft devices, which may appear to the system as physical devices connected to the system. These soft devices can be handled like physical devices connected to the same or similar IO buses.
Selon l'invention, une partie de l'état réel d'une puce de circuit intégré est attribuée à des blocs d'un tissu logique programmable (PL). Ces blocs peuvent être utilisés pour charger des processeurs à usage spécial qui fonctionnent conjointement avec les processeurs à usage général (GPPP). Ces processeurs, implémentés dans ladite logique programmable, peuvent s'intégrer à une architecture du système d'ordinateur personnel. Des blocs PL sont intégrés aux blocs fixés des interfaces logiques se connectant, par exemple, à un bus FSB du système. Ceci permet de faciliter la configuration du tissu logique programmable (PL) en tant que coprocesseurs ou autres dispositifs qui peuvent fonctionner comme pairs des processeurs à usage général (GPP) dans ledit système. En outre, des blocs PL peuvent être intégrés avec des interfaces logiques fixées à des bus existants au sein d'une architecture du système. Est, ainsi, facilitée la configuration du tissu logique programmable (PL) en tant que dispositifs logiciels qui peuvent apparaître au système comme des dispositifs physiques connectés au système. Ces dispositifs logiciels peuvent être gérés comme des dispositifs physiques connectés aux bus d'entrée-sortie identiques ou similaires. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2006110522A3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2006110522A3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2006110522A33</originalsourceid><addsrcrecordid>eNrjZHD39AtxdQ9yDPH0c1cICPIHMn19HZ18XBV8_N09nRWA0v4KAa5Bwf5-jj4Kzv6-AaEhrkEKGgHOmgqOQc4eniGuziGhQa48DKxpiTnFqbxQmptB2c01xNlDN7UgPz61uCAxOTUvtSQ-3N_IwMDM0NDA1MjI0diYOFUAmxQtfw</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>INTEGRATING PROGRAMMABLE LOGIC INTO PERSONAL COMPUTER (PC) ARCHITECTURE</title><source>esp@cenet</source><creator>DRAKE, STEPHEN R</creator><creatorcontrib>DRAKE, STEPHEN R</creatorcontrib><description>A portion of chip die real estate is allocated to blocks of programmable logic (PL) fabric. These blocks can be used to load special purpose processors which operate in concert with the general purpose processors (GPPs). These processors, implemented in PL, may integrate with a PC system architecture. Blocks of PL are integrated with fixed blocks of logic interfaces connecting, for example, to a system's front side bus. This facilitates configuration of the PL as coprocessors or other devices that may operate as peers to GPPs in the system. Moreover, blocks of PL may be integrated with fixed logic interfaces to existing IO buses within a system architecture. This facilitates configuration of the PL as soft devices, which may appear to the system as physical devices connected to the system. These soft devices can be handled like physical devices connected to the same or similar IO buses.
Selon l'invention, une partie de l'état réel d'une puce de circuit intégré est attribuée à des blocs d'un tissu logique programmable (PL). Ces blocs peuvent être utilisés pour charger des processeurs à usage spécial qui fonctionnent conjointement avec les processeurs à usage général (GPPP). Ces processeurs, implémentés dans ladite logique programmable, peuvent s'intégrer à une architecture du système d'ordinateur personnel. Des blocs PL sont intégrés aux blocs fixés des interfaces logiques se connectant, par exemple, à un bus FSB du système. Ceci permet de faciliter la configuration du tissu logique programmable (PL) en tant que coprocesseurs ou autres dispositifs qui peuvent fonctionner comme pairs des processeurs à usage général (GPP) dans ledit système. En outre, des blocs PL peuvent être intégrés avec des interfaces logiques fixées à des bus existants au sein d'une architecture du système. Est, ainsi, facilitée la configuration du tissu logique programmable (PL) en tant que dispositifs logiciels qui peuvent apparaître au système comme des dispositifs physiques connectés au système. Ces dispositifs logiciels peuvent être gérés comme des dispositifs physiques connectés aux bus d'entrée-sortie identiques ou similaires.</description><language>eng ; fre</language><subject>CALCULATING ; CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION ANDCOMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION ANDCOMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWNENERGY USE ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC ; GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS ; PHYSICS ; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS ; TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINSTCLIMATE CHANGE</subject><creationdate>2007</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20071129&DB=EPODOC&CC=WO&NR=2006110522A3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20071129&DB=EPODOC&CC=WO&NR=2006110522A3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>DRAKE, STEPHEN R</creatorcontrib><title>INTEGRATING PROGRAMMABLE LOGIC INTO PERSONAL COMPUTER (PC) ARCHITECTURE</title><description>A portion of chip die real estate is allocated to blocks of programmable logic (PL) fabric. These blocks can be used to load special purpose processors which operate in concert with the general purpose processors (GPPs). These processors, implemented in PL, may integrate with a PC system architecture. Blocks of PL are integrated with fixed blocks of logic interfaces connecting, for example, to a system's front side bus. This facilitates configuration of the PL as coprocessors or other devices that may operate as peers to GPPs in the system. Moreover, blocks of PL may be integrated with fixed logic interfaces to existing IO buses within a system architecture. This facilitates configuration of the PL as soft devices, which may appear to the system as physical devices connected to the system. These soft devices can be handled like physical devices connected to the same or similar IO buses.
Selon l'invention, une partie de l'état réel d'une puce de circuit intégré est attribuée à des blocs d'un tissu logique programmable (PL). Ces blocs peuvent être utilisés pour charger des processeurs à usage spécial qui fonctionnent conjointement avec les processeurs à usage général (GPPP). Ces processeurs, implémentés dans ladite logique programmable, peuvent s'intégrer à une architecture du système d'ordinateur personnel. Des blocs PL sont intégrés aux blocs fixés des interfaces logiques se connectant, par exemple, à un bus FSB du système. Ceci permet de faciliter la configuration du tissu logique programmable (PL) en tant que coprocesseurs ou autres dispositifs qui peuvent fonctionner comme pairs des processeurs à usage général (GPP) dans ledit système. En outre, des blocs PL peuvent être intégrés avec des interfaces logiques fixées à des bus existants au sein d'une architecture du système. Est, ainsi, facilitée la configuration du tissu logique programmable (PL) en tant que dispositifs logiciels qui peuvent apparaître au système comme des dispositifs physiques connectés au système. Ces dispositifs logiciels peuvent être gérés comme des dispositifs physiques connectés aux bus d'entrée-sortie identiques ou similaires.</description><subject>CALCULATING</subject><subject>CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION ANDCOMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION ANDCOMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWNENERGY USE</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC</subject><subject>GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS</subject><subject>PHYSICS</subject><subject>TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS</subject><subject>TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINSTCLIMATE CHANGE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2007</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHD39AtxdQ9yDPH0c1cICPIHMn19HZ18XBV8_N09nRWA0v4KAa5Bwf5-jj4Kzv6-AaEhrkEKGgHOmgqOQc4eniGuziGhQa48DKxpiTnFqbxQmptB2c01xNlDN7UgPz61uCAxOTUvtSQ-3N_IwMDM0NDA1MjI0diYOFUAmxQtfw</recordid><startdate>20071129</startdate><enddate>20071129</enddate><creator>DRAKE, STEPHEN R</creator><scope>EVB</scope></search><sort><creationdate>20071129</creationdate><title>INTEGRATING PROGRAMMABLE LOGIC INTO PERSONAL COMPUTER (PC) ARCHITECTURE</title><author>DRAKE, STEPHEN R</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2006110522A33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2007</creationdate><topic>CALCULATING</topic><topic>CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION ANDCOMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION ANDCOMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWNENERGY USE</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC</topic><topic>GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS</topic><topic>PHYSICS</topic><topic>TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS</topic><topic>TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINSTCLIMATE CHANGE</topic><toplevel>online_resources</toplevel><creatorcontrib>DRAKE, STEPHEN R</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>DRAKE, STEPHEN R</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>INTEGRATING PROGRAMMABLE LOGIC INTO PERSONAL COMPUTER (PC) ARCHITECTURE</title><date>2007-11-29</date><risdate>2007</risdate><abstract>A portion of chip die real estate is allocated to blocks of programmable logic (PL) fabric. These blocks can be used to load special purpose processors which operate in concert with the general purpose processors (GPPs). These processors, implemented in PL, may integrate with a PC system architecture. Blocks of PL are integrated with fixed blocks of logic interfaces connecting, for example, to a system's front side bus. This facilitates configuration of the PL as coprocessors or other devices that may operate as peers to GPPs in the system. Moreover, blocks of PL may be integrated with fixed logic interfaces to existing IO buses within a system architecture. This facilitates configuration of the PL as soft devices, which may appear to the system as physical devices connected to the system. These soft devices can be handled like physical devices connected to the same or similar IO buses.
Selon l'invention, une partie de l'état réel d'une puce de circuit intégré est attribuée à des blocs d'un tissu logique programmable (PL). Ces blocs peuvent être utilisés pour charger des processeurs à usage spécial qui fonctionnent conjointement avec les processeurs à usage général (GPPP). Ces processeurs, implémentés dans ladite logique programmable, peuvent s'intégrer à une architecture du système d'ordinateur personnel. Des blocs PL sont intégrés aux blocs fixés des interfaces logiques se connectant, par exemple, à un bus FSB du système. Ceci permet de faciliter la configuration du tissu logique programmable (PL) en tant que coprocesseurs ou autres dispositifs qui peuvent fonctionner comme pairs des processeurs à usage général (GPP) dans ledit système. En outre, des blocs PL peuvent être intégrés avec des interfaces logiques fixées à des bus existants au sein d'une architecture du système. Est, ainsi, facilitée la configuration du tissu logique programmable (PL) en tant que dispositifs logiciels qui peuvent apparaître au système comme des dispositifs physiques connectés au système. Ces dispositifs logiciels peuvent être gérés comme des dispositifs physiques connectés aux bus d'entrée-sortie identiques ou similaires.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2006110522A3 |
source | esp@cenet |
subjects | CALCULATING CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION ANDCOMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION ANDCOMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWNENERGY USE COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS PHYSICS TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINSTCLIMATE CHANGE |
title | INTEGRATING PROGRAMMABLE LOGIC INTO PERSONAL COMPUTER (PC) ARCHITECTURE |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-27T05%3A30%3A53IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=DRAKE,%20STEPHEN%20R&rft.date=2007-11-29&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2006110522A3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |