INTEGRATING PROGRAMMABLE LOGIC INTO PERSONAL COMPUTER (PC) ARCHITECTURE

A portion of chip die real estate is allocated to blocks of programmable logic (PL) fabric. These blocks can be used to load special purpose processors which operate in concert with the general purpose processors (GPPs). These processors, implemented in PL, may integrate with a PC system architectur...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: DRAKE, STEPHEN R
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A portion of chip die real estate is allocated to blocks of programmable logic (PL) fabric. These blocks can be used to load special purpose processors which operate in concert with the general purpose processors (GPPs). These processors, implemented in PL, may integrate with a PC system architecture. Blocks of PL are integrated with fixed blocks of logic interfaces connecting, for example, to a system's front side bus. This facilitates configuration of the PL as coprocessors or other devices that may operate as peers to GPPs in the system. Moreover, blocks of PL may be integrated with fixed logic interfaces to existing IO buses within a system architecture. This facilitates configuration of the PL as soft devices, which may appear to the system as physical devices connected to the system. These soft devices can be handled like physical devices connected to the same or similar IO buses. Selon l'invention, une partie de l'état réel d'une puce de circuit intégré est attribuée à des blocs d'un tissu logique programmable (PL). Ces blocs peuvent être utilisés pour charger des processeurs à usage spécial qui fonctionnent conjointement avec les processeurs à usage général (GPPP). Ces processeurs, implémentés dans ladite logique programmable, peuvent s'intégrer à une architecture du système d'ordinateur personnel. Des blocs PL sont intégrés aux blocs fixés des interfaces logiques se connectant, par exemple, à un bus FSB du système. Ceci permet de faciliter la configuration du tissu logique programmable (PL) en tant que coprocesseurs ou autres dispositifs qui peuvent fonctionner comme pairs des processeurs à usage général (GPP) dans ledit système. En outre, des blocs PL peuvent être intégrés avec des interfaces logiques fixées à des bus existants au sein d'une architecture du système. Est, ainsi, facilitée la configuration du tissu logique programmable (PL) en tant que dispositifs logiciels qui peuvent apparaître au système comme des dispositifs physiques connectés au système. Ces dispositifs logiciels peuvent être gérés comme des dispositifs physiques connectés aux bus d'entrée-sortie identiques ou similaires.