CONFIGURATIONS STEERING FOR A RECONFIGURABLE SUPERSCALAR PROCESSOR

A reconfigurable processor including a plurality of reconfigurable execution units, a memory, an instruction queue, a configuration selection unit, and a configuration loader. The memory stores a plurality of steering vector processing hardware configurations for configuring the reconfigurable execution units. The instruction queue stores a plurality of instructions to be executed by at least one of the reconfigurable execution units. The configuration selection unit analyzes the instructions stored in the instruction queue and chooses one of the steering vector processing hardware configurations. The configuration loader determines whether one of the reconfigurable slots is available and reconfigures at least one of the reconfigurable slots with at least a part of the chosen steering vector processing hardware configuration responsive to at least one of the reconfigurable slots being available. L'invention concerne un processeur reconfigurable comprenant une pluralité d'unités d'exécution reconfigurables, une mémoire, une file d'attente d'instructions, une unité de sélection de configuration et un chargeur de configuration. La mémoire stocke une pluralité de configurations matérielles de traitement de vecteur directeur en vue de configurer les unités d'exécution reconfigurables. La file d'attente d'instructions stocke une pluralité d'instructions devant être exécutées par au moins une des unités d'exécution reconfigurables. L'unité de sélection de configuration analyse les instructions stockées dans la file d'attente d'instructions et choisit une des configurations matérielles de traitement de vecteur directeur. Le chargeur de configuration détermine si une des fentes reconfigurables est disponible et reconfigure au moins une des fentes reconfigurables avec au moins une partie de la configuration matérielle de traitement de vecteur directeur choisie, qui répond à au moins une des fentes reconfigurables disponibles.