FLASH- AND ROM- MEMORY

Method for conversion of a Flash memory cell on a first semiconductor device to a ROM memory cell in a second semiconductor device, the first and second semiconductor device each being arranged on a semiconductor substrate and each comprising an identical device portion and an identical wiring scheme for wiring the device portion to the Flash memory cell and to the ROM memory cell, respectively; the Flash memory cell being made in non-volatile memory technology and comprising an access transistor and a floating transistor, the floating transistor comprising a floating gate and a control gate; the ROM memory cell being made in a baseline technology and comprising a single gate transistor, which method includes manipulating a layout of at least one baseline mask as used in the baseline technology; the manipulation including: incorporating into the layout of the at least one baseline mask a layout of the Flash memory cell, and converting the layout of the Flash memory cell to a layout of one ROM memory cell by eliminating, from the at least one baseline mask, a layout for the floating transistor from the layout of the Flash memory cell and designating the layout of the access transistor of the Flash memory cell as a layout of the single gate transistor of the ROM memory cell. L'invention concerne un procédé de conversion d'une cellule de mémoire flash sur un premier dispositif à semi-conducteur en une cellule de mémoire ROM dans un second dispositif à semi-conducteur, le premier et le second dispositif à semi-conducteur étant chacun agencés sur un substrat semi-conducteur et comprenant chacun une partie de dispositif identique et un système de câblage identique pour le câblage de la partie de dispositif à la cellule de mémoire flash et à la cellule de mémoire ROM, respectivement ; la cellule de mémoire flash étant réalisée dans une technologie de mémoire non volatile et comprenant un transistor d'accès et un transistor flottant, le transistor flottant comprenant une grille flottante et une grille de commande ; la cellule de mémoire ROM étant réalisée dans une technologie de base et comprenant un transistor à grille simple, ledit procédé consistant à manipuler une topologie d'au moins un masque de base tel qu'utilisé dans la technologie de base ; la manipulation comprenant : l'incorporation dans la topologie dudit ou desdits masques de base d'une topologie de la cellule de mémoire flash et la transformation de la topologie de la cellule de mémoire flash en une