SOFTWARE STATE REPLAY

A tool for emulation systems that obtains the state values for only discrete partitions of a circuit design. When a partition is being emulated, the emulation system obtains the input values for the specified partition at each clock cycle and the state values for the specified partition at intervals. Using the state and input values with a software model of the specified circuit design partition, the tool calculates the state values for the partition at every clock cycle. The software model may correspond to the partitioning information used to implement the circuit design across multiple configurable logic element devices, such as FPGAs. Thus, each software model may correspond to the portion of a circuit design emulated on a discrete FPGA integrated circuit. La présente invention a trait à un outil pour des systèmes d'émulation permettant d'obtenir des valeurs d'état uniquement pour des partitions discrètes d'un modèle de circuit. Lors de l'émulation d'une partition, le système d'émulation obtient des valeurs d'entrée pour la partition spécifiée à chaque cycle d'horloge et les valeurs d'état pour la partition spécifiée à intervalles. Grâce à l'utilisation des valeurs d'état et d'entrée avec une maquette logicielle d'une partition de modèle de circuit spécifié, l'outil calcule les valeurs d'état pour la partition à chaque cycle d'horloge. La maquette logicielle peut correspondre à l'information de partitionnement utilisée pour la mise en oeuvre du modèle de circuit dans une pluralité de dispositifs d'éléments logiques configurables, tels que réseaux prédiffusés programmables par l'utilisateur. Ainsi, chaque maquette logicielle peut correspondre à la portion d'un modèle de circuit émulé sur un circuit intégré discret de réseau prédiffusé programmable par l'utilisateur.