CACHED MEMORY SYSTEM AND CACHE CONTROLLER FOR EMBEDDED DIGITAL SIGNAL PROCESSOR

A cached memory system that can handle high-rate input data and ensure that an embedded DSP can meet real-time constraints is described. The cached memory system includes a cache memory located close to a processor core, an on-chip memory at the next higher memory level, and an external main memory at the topmost memory level. A cache controller handles paging of instructions and data between the cache memory and the on-chip memory for cache misses. A direct memory exchange (DME) controller handles user-controlled paging between the on-chip memory and the external memory. A user/programmer can arrange to have the instructions and data required by the processor core to be present in the on-chip memory well in advance of when they are actually needed by the processor core. Cette invention concerne un système d'antémémoire conçu pour traiter des données d'entrée à grande vitesse et pour garantir que le processeur de signaux numériques intégré puisse répondre aux contraintes du temps réel. Le système d'antémémoire décrit dans cette invention comprend une antémémoire placée à proximité d'un coeur de processeur, une mémoire cache intégrée au niveau de mémoire le plus haut suivant, et une mémoire principale externe au niveau de mémoire le plus haut. Un contrôleur de mise en antémémoire traite le transfert par radiomessagerie d'instructions et de données entre l'antémémoire et la mémoire cache intégrée pour les erreurs de mise en antémémoire. Un contrôleur d'échanges directs entre mémoires traite la transmission par radiomessagerie commandée par l'utilisateur entre la mémoire cache intégrée et la mémoire externe. Un utilisateur/programmeur peut s'assurer d'avoir les instructions et les données requises par le coeur du processeur dans la mémoire cache intégrée bien avant que celles-ci ne soient nécessaires au coeur du processeur.