DIGITAL SIGNAL PROCESSING INTEGRATED CIRCUIT WITH IO CONNECTIONS

A digital signal processing integrated circuit contains an array of interconnected and programmed or programmable digital signal processors (10). Configurable multiplexing circuits (12), are placed between IO connections (11a,b) and the IO ports of at least a plurality of the digital signal processors (10). The multiplexing circuits (12) are configured under control of configuration data, so that the multiplexing circuit (12) give the effect of accessing the IO connection only to IO signals from the IO port or ports of one or ones of the respective plurality of digital signal processors (10) that are selected by the configuration data. Preferably, each digital signal processor (10) has its IO part coupled in common to a plurality of the multiplexing circuits (12) separately from the other digital signal processing circuits. Preferably, the multiplexing circuit (12) is arranged to associate a control signal value for a peripheral circuit with respective, independently configurable IO signal values from different ones of the respective digital signal processors (10) respectively. La présente invention concerne des circuits intégrés de traitement de signal numérique qui contiennent un réseau de processeurs de signal numérique interconnectés et programmés ou programmables (10). Des circuits de multiplexage configurables (12) sont placés entre des connexion E/S (11a,b) et les ports E/S d'au moins une pluralité de processeurs de signal numérique (10). Ces circuits de multiplexage (12) sont configurés et sous la commande de données de configuration, de sorte que le circuit de multiplexage (12) donne l'effet d'accéder à la connexion E/S uniquement aux signaux E/S des ports E/S ou des ports d'un ou de plusieurs des processeurs de signal numérique respectifs (10) qui sont sélectionnés par les données de configuration. De préférence, chaque processeur de signal numérique (10) possède sa partie E/S couplée en commun à une pluralité de circuits de multiplexage (12) séparément des autres circuits de traitement de signal numérique. De préférence, le circuit de multiplexage (12) est agencé de façon à associer une valeur de signal de commande destinée à des circuits périphériques avec des valeurs de signal E/S respectives indépendamment configurables des différents processeurs de signal numérique respectifs (10), respectivement.