CHIP SCALE PACKAGE AND METHOD OF ASSEMBLING THE SAME
A method of producing a chip scale package is disclosed. The method includes dicing a wafer into a plurality of chip arrays, each array including two or more integrated circuit chips. The method further includes mounting each array on a substrate and dicing each array, attached to the substrate, int...
Gespeichert in:
Hauptverfasser: | , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A method of producing a chip scale package is disclosed. The method includes dicing a wafer into a plurality of chip arrays, each array including two or more integrated circuit chips. The method further includes mounting each array on a substrate and dicing each array, attached to the substrate, into individual chip scale packages, each individual chip scale package including only one integrated circuit chip.
Procédé de fabrication d'un boîtier à l'échelle d'une puce. Ce procédé consiste à découper une tranche en plusieurs matrices de puce dont chacune comprend au moins deux puces à circuit intégré. Ledit procédé consiste également à monter chaque matrice sur un substrat et à découper chaque matrice, fixée au substrat, de manière à obtenir des boîtiers individuels à l'échelle d'une puce, chacun de ces boîtiers comprenant une seule puce à circuit intégré. |
---|