SPACE EFFICIENT LOW POWER CYCLIC A/D CONVERTER

Methods and apparatus are provided for an analog converter (60). The apparatus comprises a first redundant signed digit (RSD) stage (62) and a configurable block (61). The configurable block (61) converts to a sample/hold circuit to sample a single ended analog signal. The sampled signal is then scaled, converted to a differential signal and provided to the first RSD stage (62). The first RSD stage (62) outputs a bit value corresponding to the magnitude of the digital signal. In a next half clock cycle the first RSD stage (62) calculates a residue that is provided to the configurable block (61). The configurable block (61) is converted to a second redundant signed digit stage and generates a bit value corresponding to the magnitude of the residue provided by the first RSD stage. The first and second RSD stages cycle back and forth generating logic value each half clock cycle until the desired bit resolution is achieved. The configurable block (61) is then converted back to a sample/hold circuit to start another conversion process. L'invention concerne des procédés et un appareil permettant la mise en oeuvre d'un convertisseur analogique-numérique (60). Ce dispositif comprend un premier étage (62) à arithmétique signée redondante (RSD : redudant signed digits) et un bloc (61) configurable. Le bloc (61) configurable peut se transformer en circuit échantillonneur/bloqueur afin d'échantillonner un signal analogique asymétrique. Le signal échantillonné est ensuite mise à l'échelle, converti en un signal différentiel et introduit dans le premier étage RSD (62). Le premier étage RSD (62) produit une valeur binaire correspondant à l'amplitude du signal numérique. Au cours du demi-cycle d'horloge suivant, le premier étage RSD (62) calcule un résidu qui est introduit dans le bloc configurable (61). Le bloc configurable (61) se transforme en second étage à arithmétique signée redondante et génère une valeur binaire correspondant à l'amplitude du résidu produit par premier étage RSD. Le premier et le second étage RSD fonctionnent par cycles aller-retour et produisent des valeurs logiques à chaque demi-cycle d'horloge jusqu'à obtention de la résolution binaire souhaitée. Le bloc configurable (61) est ensuite retransformé en circuit échantillonneur/bloqueur afin de démarrer un nouveau processus de conversion.