REGENERATIVE CLOCK REPEATER

A regenerative clock repeater (Fig. 5; 700) comprises an edge detector (Fig. 6; 500) and an output driver means (706) to produce the clock signal (CK) by recovering its high logical level and low logical level. The output driver means further comprises a pull-up (706A) and a pull-down (706B) circuitry adapted to receive a pair of control signals (PULL-UP#, PULL-DOWN#). These control signals are generated by the edge detector to sense the rising edge and falling edge of the clock signal. Inside the edge detector, a pair of threshold level detectors (540, 550) detect a high and a low logical level of the clock signal and inputs the results to a combination of logic gates (562, 564, 568, 570) and a latch (566) to keep the locations of the signal markers fixed. These fixed-location of control signals trigger the output driver means to recover the high logical level and the low logical level of said clock signal. L'invention porte sur un répéteur-régénérateur de signal d'horloge (Fig. 5; 700) comprenant un détecteur de contour (Fig. 6; 500) et un pilote de sortie (706) pour générer le signal d'horloge (CK) en récupérant son niveau logique élevé et son niveau logique bas. Le pilote de sortie comprend également un circuit d'excursion haute (706A) et un circuit d'excursion basse (706B) adaptés pour recevoir une paire de signaux de commande (PULL-UP#, PULL-DOWN#). Ces signaux de commande sont générés par le détecteur de contour pour détecter le front montant et le front descendant du signal d'horloge. A l'intérieur du détecteur de contour, une paire de détecteurs d'intensité de seuil (540, 550) détecte un niveau logique élevé et bas sur le signal d'horloge et introduit les résultats à une combinaison de portes logiques (562, 564, 568, 570) et à un verrou (566) pour maintenir fixes les emplacements des marqueurs du signal. Ces signaux d'emplacement fixe de commande déclenchent le pilote de sortie afin de récupérer le niveau logique élevé et le niveau logique bas du signal d'horloge.