PROCESS OF FORMING A FERROELECTRIC MEMORY INTEGRATED CIRCUIT

A memory cell having a capacitor with top and bottom electrodes with a dielectric layer between is described. The bottom electrode is coupled to a first diffusion region of a transistor by a bottom electrode plug. A dielectric layer covers the capacitor. Above the dielectric layer is a first barrier layer. A via is created in the dielectric layer in which a plug is formed to couple to the second diffusion region. The via comprises substantially vertical sidewalls. A second barrier layer lines the sidewalls of the via. A conductive material is then deposited on the substrate, filling the via to form the plug. By providing the first and second barrier layers, the diffusion of hydrogen which can adversely impact the capacitor is reduced, thereby improving the reliability. Cellule de mémoire possédant un condensateur pourvu d'une électrode supérieure et d'une électrode inférieure, et d'une couche diélectrique entre les deux. L'électrode inférieure est couplée à une première région de diffusion d'un transistor par une fiche de l'électrode inférieure. Une couche diélectrique couvre le condensateur. Une première couche barrière est placée sur la couche diélectrique. Un trou métallisé est créé dans la couche diélectrique dans laquelle est formée une fiche destinée à être couplée à la seconde région de diffusion. Le trou métallisé comporte des parois latérales pratiquement verticales. Une seconde couche barrière garnit les parois latérales du trou métallisé. Une matière conductrice est ensuite déposée sur le substrat, remplissant le trou métallisé pour former la fiche. La présence des première et seconde couche barrière réduit la diffusion de l'hydrogène qui peut avoir un effet néfaste sur le condensateur, ce qui augmente la fiabilité.