VLIW PROCESSOR WITH VARIABLE, ADDRESS RANGE DEPENDENT ISSUE-WIDTH

A data processing apparatus has an instruction memory system arranged to output an instruction word addressed by an instruction address. An instruction execution unit, processes a plurality of instructions from the instruction word in parallel. A detection unit, detects in which of a plurality of ranges the instruction address lies. The detection unit is coupled to the instruction execution unit and/or the instruction memory system, to control a way in which the instruction execution unit parallelizes processing of the instructions from the instruction word, dependent on a detected range. In an embodiment the instruction execution unit and/or the instruction memory system adjusts a width of the instruction word that determines a number of instructions from the instruction word that is processed in parallel, dependent on the detected range. Cette invention concerne un appareil de traitement de données comprenant : un système de mémoire d'instructions conçu pour produire un mot instruction adressé par une adresse d'instruction ; une unité d'exécution d'instructions chargée de traiter en parallèle une pluralité d'instructions à partir du mot instruction ; et une unité de détection chargée de déterminer dans laquelle des plages repose l'adresse d'instruction. L'unité de détection est couplée à l'unité d'exécution d'instructions et/ou au système de mémoire d'instructions pour commander la manière dont l'unité d'exécution d'instructions effectue la parallélisation du traitement des instructions à partir du mot instruction, en fonction d'une plage détectée. Dans un mode de réalisation, l'unité d'exécution d'instructions et/ou le système de mémoire d'instructions ajuste une largeur du mot instruction qui détermine un certain nombre d'instructions à partir du mot instruction qui est traité en parallèle, en fonction de la plage détectée.