INTEGRATED TEST CIRCUIT ARRANGEMENT AND TEST METHOD

Erläutert wird unter anderem eine Testschaltungsanordnung (10), die sowohl integrierte Teststrukturen (T1 bis T5) als auch ein integriertes Heizelement, eine integrierte Speiseeinheit (40) und eine integrierte Erfassungseinheit (42) enthält. Mit Hilfe dieser Schaltungsanordnung (10) lassen sich Test...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	VON GLASOW, ALEXANDER, FISCHER, ARMIN
Format:	Patent
Sprache:	eng ; fre ; ger
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY MEASURING MEASURING ELECTRIC VARIABLES MEASURING MAGNETIC VARIABLES PHYSICS SEMICONDUCTOR DEVICES TESTING
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	Erläutert wird unter anderem eine Testschaltungsanordnung (10), die sowohl integrierte Teststrukturen (T1 bis T5) als auch ein integriertes Heizelement, eine integrierte Speiseeinheit (40) und eine integrierte Erfassungseinheit (42) enthält. Mit Hilfe dieser Schaltungsanordnung (10) lassen sich Tests einer Vielzahl von Teststrukturen (T1 bis T5) auf einfache Art und Weise ausführen. The invention relates to, inter alia, a test circuit arrangement (10) comprising integrated test structures (T1 to T5), an integrated heating element, an integrated feed unit (40), and an integrated detection unit (42). Said circuit arrangement (10) is used to test a plurality of test structures (T1 to T5) in a simple manner. Cette invention concerne notamment un ensemble circuit de test (10) comprenant à la fois des structures à tester intégrées (T1 à T5) ainsi qu'un élément chauffant intégré, une unité d'alimentation intégrée (40) et une unité de détection intégrée (42). Cet ensemble circuit (10) permet de tester de façon simple une pluralité de structures à tester (T1 à T5).