APPARATUS AND METHOD FOR AUTOMATED TRANSISTOR AND COMPONENT FOLDING TO PRODUCE CELL STRUCTURES

A method for generating an integrated circuit layout is disclosed. One embodiment includes receiving an integrated circuit netlist describing a plurality of transistors and a plurality of conductors for interconnecting the plurality of transistors, each of the plurality of transistors having a width in a layout corresponding to the integrated circuit netlist. More than one of the plurality of transistors are determined to be the widest transistor, all having the same width. One of the widest transistors is folded to produce a folded transistor that is electrically equivalent to the widest transistor. The folded transistor has at least two fingers, each finger having a smaller width than the width of the widest transistors. A fold solution for the layout having the one folded transistor is created. Procédé pour fabriquer un tracé de circuit intégré. Un mode de réalisation comprend la réception d'une liste d'interconnexions d'un circuit intégré qui décrit une pluralité de transistors et une pluralité de conducteurs à des fins d'interconnexion de la pluralité de transistors, chacun des transistors ayant une certaine largeur dans un tracé qui correspond à la liste d'interconnexions du circuit intégré. Plusieurs transistors sont déterminés comme les transistors les plus larges, tous les transistors ayant la même largeur. Un des transistors les plus larges est plié de manière à former un transistor plié équivalent, du point de vue électrique, au transistor le plus large. Le transistor plié comprend au moins six doigts, la largeur de chacun des doigts étant inférieure à celle de la largeur des transistors les plus larges. On propose ainsi une solution de pliage pour le tracé comprenant un transistor plié.