APPARATUS AND METHOD FOR SCHEDULING TASKS IN A COMMUNICATIONS NETWORK
A time trigger for instruction execution can be contained within the instruction itself. A time stamp value associated with each of a sequence of instructions, which are written into a FIFO memory (9) by an application specific controller (1), is compared with the output value of a counter (11). Whe...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A time trigger for instruction execution can be contained within the instruction itself. A time stamp value associated with each of a sequence of instructions, which are written into a FIFO memory (9) by an application specific controller (1), is compared with the output value of a counter (11). When the two values are equal, a comparator 10 sends a command to an instruction decoder (8) to execute the current instruction. The invention has the advantage of a reduced interrupt overhead and his particular application to HiperLAN 2 systems in which it can be incorporated without affecting the protocol handling.
Une gâchette temporelle pour l'exécution d'instructions peut être contenue au sein même de l'instruction. Une valeur d'horodateur associée à chaque séquence d'instructions, qui sont inscrites dans une mémoire PEPS (9) par un contrôleur spécifique d'applications (1), est comparée à la valeur en sortie d'un compteur (11). Lorsque les deux valeurs sont égales, un comparateur (10) transmet à un décodeur d'instructions (8) une commande d'exécution de l'instruction courante. L'invention présente l'avantage de frais indirects d'interruption réduits et cette application particulière à des systèmes HiperLAN 2 dans lesquels elle peut être incorporée sans affecter la gestion de protocoles. |
---|