INTEGRATED CIRCUIT HAVING REDUCED SUBSTRATE BOUNCE

A clock strategy is provided for digital circuits inside mixed-signal ICs. An integrated circuit in accordance with the present invention comprises a plurality of pairs of latches (L1, L2) being respectively clocked by two non-overlapping clock signals (F1, F2).The clock strategy is aimed at keeping the substrate bounce caused by the digital circuits as low as possible. Preferably, not all latches are clocked at the same time, but delays are inserted in the clock lines so that the various latches do not consume current all at the same time. The invention relaxes the demands on the substrate sensitivity of the analog circuits. L'invention concerne un système d'horloge destiné à des circuits numériques se trouvant à l'intérieur de CI mixtes. Selon la présente invention, un circuit intégré comprend une pluralité de paires de verrous (L1, L2) respectivement synchronisés par deux signaux d'horloge non chevauchants (F1, F2). Ce système d'horloge permet de maintenir le rebond de substrat causé par les circuits numériques à un niveau aussi faible que possible. De préférence, les verrous ne sont pas tous synchronisés en même temps, des retards étant insérés dans les lignes d'horloge de façon que plusieurs verrous ne consomment pas tous le courant en même temps. L'invention permet de modérer les exigences en matière de sensibilité du substrat des circuit analogiques.