A METHOD AND SYSTEM FOR DETERMINING TOTAL CODE EXECUTION TIME IN A DATA PROCESSOR

The invention refers to a method and a processing system for a communications network. The method comprises the step of receiving a program code, comprising a plurality of instructions for the communications network, dividing the program code into a plurality of sequences (7), defining, based on the...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: GERELL, PETER, STROEMQVIST, THOMAS
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The invention refers to a method and a processing system for a communications network. The method comprises the step of receiving a program code, comprising a plurality of instructions for the communications network, dividing the program code into a plurality of sequences (7), defining, based on the program code, a plurality of relocation objects (10), each corresponding to a dependency relationship between two or more of the sequences (7), and allocating the sequences (7) to a processor instruction memory (4). Preferably, at least one directed graph is formed, based on at least some of the sequences (7) and at least some of the relocation objects (10), and a longest execution path through the directed graph is determined. Sequences (7) in the instruction memory (4) can be moved and state preserving operations (NOP) can be entered, so as to make at least two execution paths equally long. La présente invention concerne un procédé et un système de traitement pour un réseau de communication. Ce procédé consiste à recevoir un code de programme comprenant une pluralité d'instructions pour le réseau de communication, à diviser ce code de programme en une pluralité de séquences (7) définissant, sur la base du code de programme, une pluralité d'objets de translation (10) qui correspondent chacun à une relation de dépendance entre deux ou plusieurs des séquences (7), puis à attribuer les séquences (7) à une mémoire d'instructions de processeur (4). Au moins un graphe orienté est de préférence établi, sur la base d'au moins certaines des séquences (7) et d'au moins certains des objets de translation (10), et un chemin d'exécution le plus long sur le graphe orienté est déterminé. Des séquences (7) dans la mémoire d'instructions (4) peuvent être déplacées et des opérations de conservation d'état (NOP) peuvent être entrées, de façon à établir au moins deux chemins d'exécution de même longueur.