GATE-CONTROLLABLE QUICK PUNCH THROUGH IGBT AND REDUCED EMI

A quick punch-through integrated gate bipolar transistor (IGBT) includes a drift region and a gate. The drift region has a drift region dopant concentration and a drift region thickness. The gate has a gate capacitance. The drift region dopant concentration, drift region thickness and gate capacitan...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DOLNY, GARY, M, RINEHIMER, MARK, L, SHEKHAWAT, SAMPAT, GLADISH, JON, LANGE, DOUGLAS, J, YEDINAK, JOSEPH, A, SHENOY, PRAVEEN, MURALEEDHARAN
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A quick punch-through integrated gate bipolar transistor (IGBT) includes a drift region and a gate. The drift region has a drift region dopant concentration and a drift region thickness. The gate has a gate capacitance. The drift region dopant concentration, drift region thickness and gate capacitance are adjusted dependent at least in part upon the PNP gain of the IGBT to maintain the potential difference between the gate and emitter at a level greater than the IGBT threshold voltage when the collector voltage reaches the bus voltage. This insures that the hole carrier concentration remains approximately equal to or greater than the drift region dopant concentration when the depletion layer punches through to the buffer region during the turn-off delay. Thus, the collector voltage overshoot and the rate of change of voltage and current are controlled, and electromagnetic interference is reduced, during turn off. L'invention concerne un transistor bipolaire à grille isolée (IGBT) comprenant une zone de migration et une grille. La zone de migration présente une concentration en dopant et une épaisseur propres, et la grille présente une capacité donnée. La concentration en dopant de la zone de migration, l'épaisseur de la zone de migration et la capacité de grille sont déterminées au moins partiellement en fonction du gain PNP du transistor IGBT, de manière à permettre le maintien de la différence de potentiel entre la grille et l'émetteur à un niveau supérieur à la tension seuil du transistor IGBT lorsque la tension du collecteur atteint le niveau de tension du bus. Cette structure permet d'assurer que la concentration en porteurs de charges au niveau des ouvertures reste à un niveau sensiblement égal ou supérieur à la concentration en dopant de la zone de migration lorsque la couche d'appauvrissement perce à travers la zone tampon pendant le délai de mise hors tension. Ce transistor permet par conséquent de réguler le surplus de tension dans le collecteur et la vitesse de modification de la tension et du courant, et de réduire les interférences électromagnétiques pendant la mise hors tension.