APPLICATION-SPECIFIC TESTING METHODS FOR PROGRAMMABLE LOGIC DEVICES

Disclosed are methods for utilizing programmable logic devices that contain at least one localized defect. Such devices are tested to determine their suitability for implementing selected designs that may not require the resources impacted by the defect. If the FPGA is found to be unsuitable for one design, additional designs may be tested. The test methods in some embodiments employ test circuits derived from a user's design to verify PLD resources required for the design. The test circuits allow PLD vendors to verify the suitability of a PLD for a given user's design without requiring the PLD vendor to understand the user's design. La présente invention concerne des procédés destinés à l'utilisation de dispositifs logiques programmables (PLD) qui contiennent au moins un défaut localisé. Lesdits dispositifs sont testés pour déterminer leur comptabilité à mettre en place des concepts sélectionnés qui peuvent ne pas faire appel aux ressources touchées par le défaut. Si le réseau FPGA est établi comme incompatible avec un concept, des concepts supplémentaires peuvent être testés. Dans certains modes de réalisation, les procédés d'essai font intervenir l'utilisation de circuits d'essai dérivés du concept d'un utilisateur, pour vérifier les ressources PLD requises pour le concept. Les circuits d'essai permettent aux vendeurs de PLD de vérifier la compatibilité d'un PLD donné avec le concept d'un utilisateur donné, sans que le vendeur de PLD ait à comprendre le concept de l'utilisateur.