PROCESS FOR THE FABRICATION OF MOSFET DEVICES DEPLETION, SILICIDED SOURCE AND DRAIN JUNCTIONS

A sub-0.1 mu m MOSFET device having minimum poly depletion, silicided source and drain junctions and very low sheet resistance poly-gates is provided utilizing a damascene- gate process wherein the source and drain implantation activation annealing and silicidation occurs in the presence of a dummy gate region which is thereafter removed and replaced with a polysilicon gate region. La présente invention concerne un MOSFET sub-0,1 ñm à déplétion minimale du silicium polycristallin et à jonctions source et drain siliciurées, et comportant des portes de silicium polycristallin à très faible résistance de couche. On a recours, à cet effet, à un damascénage des portes aboutissant, dès l'implantation, à l'annelage et la siliciuration des sources et drains en présence d'une région de porte fictive qui disparaîtra ensuite au profit d'une région à porte au silicium polycristallin.