METHOD OF CONSTRAINING NON-UNIFORM FPGA LAYOUTS USING A UNIFORM COORDINATE SYSTEM

A method of designating circuit element positions using uniform coordinate systems that can be applied to non-uniform logic arrays. A "site map" is constructed comprising a uniform array of "sites". A uniform coordinate system is applied to the site map. The various logic blocks, which may be of different types and sizes, are mapped to the site array. The result is the imposition of a uniform coordinate system on a non-uniform logic array, using the intervening abstraction of a site array. Because the site array is uniform, a relative location constraint applied to a site within the site array retains its validity regardless of the location of the site within the site array, even when the relative location constraints are normalized. La présente invention se rapporte à un procédé de désignation de positions d'éléments de circuits au moyen de systèmes de coordonnées uniformes, qui peut être appliqué à des réseaux logiques non uniformes. Une "carte de sites" contenant un réseau uniforme de "sites" est construite. Un système de coordonnées uniformes est appliqué à la "carte de sites". Les divers blocs logiques, qui peuvent être de tailles et de types différents, sont mis en correspondance avec le réseau de sites. Ceci résulte dans l'imposition d'un système de coordonnées uniformes sur un réseau logique non uniforme, et ce au moyen de la nouvelle abstraction d'un réseau de sites. Du fait de l'uniformité du réseau de sites, une contrainte de localisation relative, appliquée à un site à l'intérieur du réseau des sites, conserve sa validité quelle que soit la localisation du réseau de site, même lorsque les contraintes de localisations relatives sont normalisées