METHOD FOR ADJUSTING THE OVERLAY OF TWO MASKING PLANES IN A PHOTOLITHOGRAPHIC PROCESS FOR THE PRODUCTION OF AN INTEGRATED CIRCUIT

Die vorlgiegende Erfindung schafft ein Verfahren zur Optimierung der Overlayeinstellung zweier Maskenebenen bei einem photolithographischen Prozess zur Herstellung einer integrierten Schaltung mit den Schritten: Bereitstellen eines Substrats (S) mit mindestens einer ersten Maskenebene (ME), welche durch Belichtung einer ersten Maske mit einem ersten Belichtungsgerät strukturiert wurde; Ausrichten einer zweiten Maske (M), die zur Strukturierung einer zweiten Maskenebene mit einem zweiten Belichtungsgerät vorgesehen ist, zur ersten Maskenebene (ME); Messen des Overlays zwischen der ersten Maskenebene (ME) und zweiten Maskenebene und zweiten Maske (M); Analysieren des gemessenen Overlays unter Berücksichtigung von im voraus bereitgestellten Fehlerdaten (FAD, FXD, FBD, FYD) über Fehler (FA, FX, FB, FY) der ersten und zweiten Maske und/oder Fehler des ersten und zweiten Belichtungsgeräts; Durchführen einer Korrektur der Ausrichtung der zweiten Maske (M) in Abhängigkeit vom Analyseergebnis. The invention relates to a method for optimising the overlay adjustment of two masking planes in a photolithographic process for the production of an integrated circuit comprising the following steps: Preparation of a substrate (S) with at least one first masking plane (ME), which is structured by means of illumination of a first mask with a first illuminating device; Alignment of a second mask (M) with the first masking plane (ME), provided with a second illuminating device, for the structuring of a second masking plane; Measurement of the overlay between the first masking plane (ME), the second masking plane and the second mask (M); Analysis of the measured overlays with reference to the previous generated error data (FAD, FXD, FBD, FYD) on errors (FA, FX, FB, FY) for the first and second masks and/or errors for the first and second illumination devices and carrying out a correction of the alignment of the second mask (M) depending on the result of the analysis. L'invention concerne un procédé visant à optimiser le réglage de la superposition de deux plans de masquage dans un processus photolithographique pour la production d'un circuit intégré, qui comprend les étapes suivantes: préparation d'un substrat (S) avec au moins un premier plan de masquage (ME) qui est structuré par exposition d'un premier masque avec un premier dispositif d'exposition; alignement d'un second masque (M) sur le premier plan de masquage (ME), pourvu d'un second dispositif d'exposition, pour la stru