MEMORY TESTING METHOD, INFORMATION RECORDING MEDIUM, AND SEMICONDUCTOR INTEGRATED CIRCUIT

A method for testing a memory of a semiconductor integrated circuit having a CPU (102) provided with an instruction queue (103), memories (107, 108), and a bus (105) connecting the CPU to the memories, in which a test program is stored into the instruction queue, the CPU executes the test program to make a memory access through the bus, the test program is fetched repeatedly from the instruction queue not through the bus after the test program is stored in the instruction queue. The loop queue processing of the instruction queue dispenses with any branch instruction for enabling repetitive execution of the same test program. All that has to be done is repetitively fetching a test program to be repetitively executed from the instruction queue, and therefore a memory read/write access for a memory test does not compete on the bus with a memory access for fetching an instruction. The test efficiency of testing an on-chip memory in a semiconductor integrated circuit is improved. L'invention concerne un procédé de test d'une mémoire d'un circuit intégré semi-conducteur contenant une UC (102) dotée d'une file d'attente d'instructions (103), de mémoires (107, 108) et d'un bus (105) permettant de connecter l'UC aux mémoires, dans lequel un programme de test est stocké dans la file d'attente d'instructions, l'UC exécutant le programme de test afin de réaliser un accès mémoire via le bus, le programme de test étant appelé de façon répétée à partir de la file d'attente d'instructions sans passer par le bus après stockage du programme dans la file d'attente d'instructions. Le traitement de la file d'attente en boucle de la liste d'attente d'instructions dispense de toute instruction de branchement permettant une exécution répétitive du même programme de test. Tout ce qui doit être fait consiste en l'appel répétitif d'un programme de test qui doit être exécuté de façon répétitive à partir de la file d'attente d'instructions et, par conséquent, un accès écriture/lecture en mémoire pour un test mémoire ne rentre pas en compétition sur le bus avec un accès mémoire pour appeler une instruction. Il en résulte une amélioration de l'efficacité de test d'une mémoire sur puce dans un circuit intégré semi-conducteur.